当总线请求部件收到()信号后,就获得了总线控制权;在其控制总线时期,HOLD和HLDA都保持()。当总线部件用完总线后,HOLD变为低电平,于是CPU又重新控制总线,并使HALD变为()。
第1题:
8237A是DMA控制器,CPU和8237A与系统总线的接口都是三态的,当CPU处于工作时,DMAC823与总线系统之间处于______状态,从而不会干扰CPU工作。
A.高电平
B.低电平
C.高阻态
D.不定态
第2题:
8086系统中外围设备请求总线控制权是通过( )进行的。
A.NMI
B.INTR
C.TEST
D.HOLD
第3题:
第4题:
LIN总线的高电平(隐性)、低电平(显性)一般分别是多少?LIN总线如何保证数据传输的安全性?
第5题:
8086的HOLD信号线表示()
第6题:
8086CPU在响应外部HOLD请求后将()。
第7题:
某机字长16位,CPU地址总线18位,数据总线16位,存储器按字编址,CPU的控制信号线有:MREQ#(存储器访问请求,低电平有效),R/W#(读写控制,低电平为写信号,高电平为读信号)。试问:【**,★,包捷5.2,编号3.3,3.5.2】 该机可以配备的最大主存容量为()。
第8题:
对于PC总线输出低电平信号而言,负载能力是指当它吸收了规定电流时,仍然保持逻辑低电平。
第9题:
I2C总线时钟线在高电平期间,数据线从低电平向高电平切换这一状态称为()。
第10题:
在I2C总线通讯协议中,当SCL和SDA两线空闲时,二者的电平应为()。
第11题:
当74LS373三态控制端OE为高电平时,Q0~Q7 呈高阻态,即不驱动总线,也不为总线的负载,但锁存器内部的逻辑操作不受影响
第12题:
HALD;高电平;低电平
HOLD;低电平;高电平
INTR;高阻态;不变
INTA;高阻态;不变
第13题:
80386有4个总线周期定义信号,分别为W/R、D/C、M/IO和LOCK;其中前3个是主要的总线周期定义信号在存储器数据读取周期,各总线周期定义信号为( )。
A.W/R=L低电平,D/C=H高电平,M/IO=H高电平
B.W/R=L低电平,D/C=H高电平,M/IO=L低电平
C.W/R=H高电平,D/C=L低电平,M/IO=H高电平
D.W/R=L低电平,D/C=L低电平,M/IO=H高电平
第14题:
80386有4个总线周期定义信号分别为W/R、D/C、M/IO和LOCK,其中前3个是主要的总线周期定义信号,在I/O写周期,各总线周期定义信号为( )。
A.W/R=H低电子,D/C=H高电平,M/IO=H高电平
B.W/R=L低电平,D/C=H高电平,M/IO=L低电子
C.W/R=H高电平,D/C=H低电平,M/IO=L高电平
D.W/R=H低电平,D/C=L低电平,M/IO=H高电平
第15题:
第16题:
以下几个步骤是DMA控制过程的主要节点,请选出正确的DMA控制流程(请求信号HRQ)为() (1)CPU让出总线控制权(响应信号HLDA) (2)DMA控制器向CPU请求总线使用权 (3)MA控制器控制总线,发总线命令、传送数据 (4)DMA总线控制器归还总线控制权 (5)CPU重新获取总线控制权
第17题:
在8086CPU从总线上撤消地址,使总线的低16位置成高阻态,其最高4位用来输出总线周期的()
第18题:
DMA数据传送时,DMA控制器会向CPU发出一个()信号,请求使用总线。
第19题:
8086微处理器的HOLD引脚是用于:()
第20题:
IC总线时钟线在高电平期间,数据线从高电平变到低电平这一状态称为()。
第21题:
CPU与其它部件之间传送地址是通过()实现的
第22题:
总线是连接计算机各部件的一组公共信号线,它是由()组成。
第23题: