一般一个总线周期可分为（）、（）、（）和（）状态。

题目

一般一个总线周期可分为（）、（）、（）和（）状态。

相似考题

1.Pentium处理器具有基本总线周期和突发式总线周期两种总线时序，请问一个突发式总线周期能够传送数据______次。A．2B．3C．4D．5

2.8086/8088的一个典型总线周期需要（）个T状态。A.4 B.3 C.2 D.17

3.在8086CPU中，一个最基本的总线周期由4个时钟周期（T状态）组成，在T1状态，CPU在总线发出信息。（）A.数据 B.状态 C.地址 D.其他

4.80386有4个总线周期定义信号但主要的总线周期定义了前三个。在I/O写周期，总线周期定义信号状态为( )，在存储器数据读取周期总线信号定义为( )，在存储器指令码读取周期总线信号定义为( )。A．B．C．D．

参考答案和解析
正确答案:T1；T2；T3；T4
更多“一般一个总线周期可分为（）、（）、（）和（）状态。”相关问题

  • 第1题：

    系统总线的一个存取周期最快为3个总线时钟周期，在一个总线周期中可以存取32位数据。若总线的时钟频率为8.33MHz，则总线的带宽为多少MB/s？
    总线的带宽=数据宽度×总线周期的最高频率=（32/8）Byte×（8.33/3）M/=11.1MB/s
    略

  • 第2题：

    基本的8086总线周期由（）个T状态组成，TW称为（）状态，在（）之间和（）之间插入。


    正确答案:4；等待；T3；T4

  • 第3题：

    8086CPU的一个总线周期一般由4个状态组成。


    正确答案:正确

  • 第4题：

    总线在一个总线周期内并行传送2个字节的数据，设一个总线周期等于一个总线时钟，总线时钟频率为33MHz，求总线带宽是多少？


    正确答案: 设总线带宽用Dr表示，总线时钟周期用T=1/f表示，一个周期传送的数据量用D表示，根据总线带宽定义，有：Dr=D/T=D×f=2B×33×106/s=66MB/s

  • 第5题：

    CPU通过总线完成与存储器、I/O端口之间的读写操作称为（）。执行一个总线操作所需的时间称为（）。一个基本的总线周期通常包括（）个T状态。


    正确答案:总线操作；总线周期；4

  • 第6题：

    总线周期中的等待状态是个什么工作状态？


    正确答案:处理器的运行速度远远快与存储器和I/O端口。处理器检测到存储器或I/O端口不能按基本的总线周期进行数据交换时，插入一个等待状态Tw。等待状态实际上是一个包车总线信号状态不变的时钟周期。

  • 第7题：

    什么叫总线周期？在CPU 读/写总线周期中，数据在哪个机器状态出现在数据总线上？


    正确答案:CPU完成一次存储器访问或I/O端口操作所需要的时间称为一个总线周期，由几个T状态组成。在读/写总线周期中，数据在T2～T4状态出现在数据总线上。

  • 第8题：

    8088/8086中，关于总线周期叙述不正确的是（）。

    • A、总线周期通常由连续的T1～T4组成
    • B、在读写操作数时才执行总线周期
    • C、总线周期允许插入等待状态
    • D、总线周期允许存在空闲状态

    正确答案:B

  • 第9题：

    PCI总线传输机制是理解PCI总线规范的基础，为什么在PCI总线读操作的地址相位和第一个数据相位之间AD线上必须有一个总线转换周期？而在PCI总线写操作时，为什么不需要这样一个总线转换周期？


    正确答案:因为在读操作中的地址相位过后，AD线由主设备驱动变为由从设备驱动，所以PCI总线读操作的地址相位和第一个数据相位之间AD线上必须有一个总线转换周期，否则就会出现总线竞争；而在PCI总线写操作时，AD线始终都是由主设备驱动的，所以不需要总线转换周期。

  • 第10题：

    问答题
    微处理器在什么情况下才执行总线周期？一个基本的总线周期有几个状态组成？在什么情况下需要插入等待状态？

    正确答案： 当微处理器对存储器进行存取操作时，需要其BIU执行一个总线周期。一个总线周期由4个状态（T1～T4）组成。在T3时，若检测到READY=0,则在T3之后将插入一个至几个Tw状态。
    解析： 暂无解析

  • 第11题：

    问答题
    区别概念：指令周期、总线周期（机器周期）、时钟周期、T状态。

    正确答案： 指令周期：一条指令从取指、译码到最终执行完成的过程。
    总线周期（机器周期）：有数据交换的总线操作。
    时钟周期：处理器的基本工作节拍，由时钟信号产生，一个高电平和一个低电平为一个周期。
    T状态：完成特定操作的一个时钟周期。由于时间上一个T状态等于一个时钟周期，所以常常将两者混为一谈。
    解析： 暂无解析

  • 第12题：

    问答题
    简述一个总线周期的4个T状态各完成的操作。

    正确答案： 在T1状态，由CPU提供存储器或I/O地址；在T2状态，由CPU提供存储器存储时间，并在此期间采取READY输入；在T3状态时，由CPU采样数据或发送数据给存储器或I/O。在T4状态使控制信号无效。
    解析： 暂无解析

  • 第13题：

    区别概念：指令周期、总线周期（机器周期）、时钟周期、T状态。


    正确答案:指令周期：一条指令从取指、译码到最终执行完成的过程。
    总线周期（机器周期）：有数据交换的总线操作。
    时钟周期：处理器的基本工作节拍，由时钟信号产生，一个高电平和一个低电平为一个周期。
    T状态：完成特定操作的一个时钟周期。由于时间上一个T状态等于一个时钟周期，所以常常将两者混为一谈。

  • 第14题：

    简述一个总线周期的4个T状态各完成的操作。


    正确答案:在T1状态，由CPU提供存储器或I/O地址；在T2状态，由CPU提供存储器存储时间，并在此期间采取READY输入；在T3状态时，由CPU采样数据或发送数据给存储器或I/O。在T4状态使控制信号无效。

  • 第15题：

    一个最基本的总线周期由（）个时钟周期（T状态）组成。

    • A、2
    • B、3
    • C、4

    正确答案:A

  • 第16题：

    某总线在一个总线周期中并行传送4个字节的数据，假设一个总线周期等于一个时钟周期，总线时钟频率为33MHz，求总线带宽是多少？


    正确答案: 设总线带宽用Dr表示，总线时钟周期用T=1/f表示，一个周期传送的数据量用D表示，根据总线带宽定义，有：Dr=D/T=D×f=4B×33×106/s=132MB/s

  • 第17题：

    CPU和内存间传输数据时，CPU才执行总线周期，若在一个总线周期后，不立即进入下一个总线周期，则系统总线处于（）状态。


    正确答案:空闲

  • 第18题：

    微处理器在什么情况下才执行总线周期？一个基本的总线周期由几个状态组成？在什么情况下需要插入等待状态？


    正确答案: 为了从存储器中取得指令或者与一个存储单元或I/O接口单元传送数据，需要它的总线接口单元执行一个总线周期。
    一个总线周期由T1、T2、T3和T4这四个状态。
    由于外设或存储器的速度较慢，不能及时的配合CPU传送数据。这时，外设或存储器就会通过“READY”的信号线在T3状态启动之前向CPU发一个“数据未准备好”信号，表示他们还来不及同CPU之间传送数据，于是，CPU会在T3之后自动插入一个或多个附加的时钟周期TW，这个TW就叫等待状态。

  • 第19题：

    总线周期是指（）。基本总线周期有（）T状态。


    正确答案:进行一次总线操作的时间；4

  • 第20题：

    8086CPU通过数据总线对（）进行一次访问所需要的时间为一个总线周期，一个总线周期至少包括（）时钟周期。


    正确答案:存储器或I/O接口；4

  • 第21题：

    在8086中，一个基本的总线周期由4个时钟周期（T状态）组成，在T1状态，CPU往总线上发（）信息.

    • A、状态
    • B、数据
    • C、地址
    • D、其他

    正确答案:C

  • 第22题：

    问答题
    某总线在一个总线周期中并行传送4个字节的数据，假设一个总线周期等于一个时钟周期，总线时钟频率为66MHz，求总线带宽是多少？

    正确答案： 设总线带宽用Dr表示，总线时钟周期用T=1/f表示，一个周期传送的数据量用D表示，根据总线带宽定义，有：Dr=D/T=D×f=4B×66×106/s=264MB/s
    解析： 暂无解析

  • 第23题：

    问答题
    总线在一个总线周期内并行传送2个字节的数据，设一个总线周期等于一个总线时钟，总线时钟频率为33MHz，求总线带宽是多少？

    正确答案： 设总线带宽用Dr表示，总线时钟周期用T=1/f表示，一个周期传送的数据量用D表示，根据总线带宽定义，有：Dr=D/T=D×f=2B×33×106/s=66MB/s
    解析： 暂无解析

相关内容