存储系统的刷新地址提供给所有DRAM芯片。
题目
存储系统的刷新地址提供给所有DRAM芯片。
相似考题
参考答案和解析
更多“存储系统的刷新地址提供给所有DRAM芯片。”相关问题
-
第1题：
下面是有关DRAM和SRAM存储器芯片的叙述：
Ⅰ．DRAM存储单元的结构比SRAM简单
Ⅱ．DRAM比SRAM成本高
Ⅲ．DRAM比SRAM速度快
Ⅳ．DRAM要刷新，SRAM不需刷新
其中哪两个叙述是错误的?
A．Ⅰ和Ⅱ
B．Ⅱ和Ⅲ
C．Ⅲ和Ⅳ
D．Ⅰ和Ⅳ
正确答案：B
解析：本题考查DRAM和SRAM存储器芯片的相关概念。SRAM是利用半导体双稳态触发器电路的两个稳定状态“1”和“0”来记忆信息的，该稳定状态会保持到接收到触发信号时为止。SRAM在存储信息过程中没有自动刷新过程，只有在执行存操作命令时才会出现写(即刷新)操作。DRAM依靠电容暂存电荷来存储信息，电容充电至高电平为“1”，放电至低电平为“0”。由于暂存电荷会逐渐泄漏，需要定期补充电荷来维持为“1”的存储内容，这种方法称为动态刷新。DRAM存储单元的结构比SRAM复杂，制造成本高，速度也要快。正确答案为选项B。 -
第2题：
下面有关DRAM和SRAM存储器芯片的叙述，正确的是( )。
Ⅰ DRAM比SRAM集成度高
Ⅱ DRAM比SRAM成本高
Ⅲ DRAM比SRAM速度快
Ⅳ DRAM需要刷新，SRAM不需要刷新
A．Ⅰ和Ⅱ
B．Ⅱ和Ⅲ
C．Ⅲ和Ⅳ
D．Ⅰ和Ⅳ
正确答案：D
-
第3题：
μPD424256的容量为256K×4bit，即芯片内部有256K个存储单元，每个存储单元可存储4位信息。下面关于μPD424256的叙述中，正确的是( )。
A．芯片内部有256K个存储单元，因此芯片有18个地址引脚
B．芯片的RAS和CAS选通信号主要用于DRAM的刷新
C．芯片的数据线有4根，但为减少芯片的引脚数，它们与18个地址信号中的低4位地址线是分时复用的
D．DRAM芯片中的存储单元除像μPD424256那样存储4位信息外，有的DRAM芯片中的存储单元存储1位信息，有些存储8位信息
正确答案：D
-
第4题：
下面是有关DRAM和SRAM存储器芯片的叙述：Ⅰ.DRAM芯片的集成度比SRAM高Ⅱ.DRAM芯片的成本比SRAM高Ⅲ.DRAM芯片的速度比SRAM快Ⅳ.DRAM芯片工作时需要刷新，SRAM芯片工作时不需要刷新通常情况下，错误的是()。A.Ⅰ和Ⅱ
B.Ⅱ和Ⅲ
C.Ⅲ和Ⅳ
D.Ⅰ和Ⅳ答案：B解析：DRAM的集成度高于SRAM，SRAM的速度高于DRAM，可以推出DRAM的成本低于SRAM，SRAM芯片工作时不需要刷新，DRAM芯片工作时需要刷新。 -
第5题：
DRAM芯片怎么有行地址又有列地址？
正确答案:DRAM芯片容量大、芯片小，高集成度，引脚数量少。故DRAM芯片将地址引脚分时复用，即用一组地址引脚传送两批地址。第一批地址称行地址，第二批地址称列地址。 -
第6题：
存储系统每次给DRAM芯片提供刷新地址，被选中的芯片上所有单元都刷新一遍。
正确答案:错误 -
第7题：
Intel 2164A芯片刷新时，只送入4个7位行地址进行刷新。
正确答案:正确 -
第8题：
有一个64K×16位的存储器，由16K×1位的DRAM芯片（芯片内是128×128结构）构成，存储器读/写周期为500ns，试问： 1）需要多少片DRAM芯片？ 2）采用异步刷新方式，如单元刷新间隔不超过2ms，则刷新信号周期是多少？ 3）如果采用集中刷新方式，存储器刷新一遍最少用多少时间？
正确答案:1）（64K×16）/（16K×1）=（216×24）/（214）=220/214=26=64片
2）2ms÷128=15.625μs
3）128×500ns=64μs -
第9题：
下面是有关DRAM和SRAM存储器芯片的叙述正确的是（）.①SRAM比DRAM存储电路简单②SRAM比DRAM成本高③SRAM比DRAM速度快④SRAM需要刷新，DRAM不需要刷新
- A、①和②
- B、②和③
- C、③和④
- D、①和④
正确答案:B -
第10题：
问答题已知有16K×1的DRAM芯片，其引脚功能如下：地址输入A6～A0，行地址选择RAS，列地址选择CAS，数据输入端DIN，数据输出端DOUT，控制端WE。请用给定芯片构成256KB的存储器，采用奇偶校验。试问：若芯片内部采用128×128矩阵排列，求异步刷新时该存储器的刷新间隔。正确答案： 若芯片内部采用128×128矩阵排列，设芯片的最大刷新间隔时间为2ms ，则相邻两行之间的刷新间隔为：刷新间隔＝最大刷新间隔时间÷行数＝2ms÷128＝15.625μs可取刷新间隔15.5μs。解析： 暂无解析 -
第11题：
判断题存储系统的刷新地址提供给所有DRAM芯片。A对
B错
正确答案： 对解析： 暂无解析 -
第12题：
判断题存储系统每次给DRAM芯片提供刷新地址，被选中的芯片上所有单元都刷新一遍。A对
B错
正确答案： 错解析： 暂无解析 -
第13题：
下面是关于DRAM和SRAM存储器芯片的叙述：
Ⅰ．SRAM比DRAM集成度高
Ⅱ．SRAM比DRAM成本高
Ⅲ．SRAM比DRAM速度快 Ⅳ．SRAM需要刷新，DRAM不需要刷新
其中正确的叙述是
A．Ⅰ和Ⅱ
B．Ⅱ和Ⅲ
C．Ⅲ和Ⅳ
D．Ⅰ和Ⅳ
正确答案：B
解析：SRAM的工作速度快(如2ns)：不需要刷新电路，因此使用简单：在读出时不会破坏原来存放的信息(即一经写入可多次读出)；但与DRAM相比集成度要低(例如DRAM中的一个晶体管可以存放1位信息，而SRAM中要用6个晶体管才能存放1位信息)，功能较大，制造成本高，价格贵。选项B正确。 -
第14题：
下面是有关DRAM和SRAM存储器芯片的叙述，其中哪两个是正确的?( )。
Ⅰ DRAM比SRAM集成度高
Ⅱ DRAM比SRAM成本高
Ⅲ DRAM比SRAM速度快
Ⅳ DRAM需要刷新, SRAM不需刷新
A．Ⅰ和Ⅱ
B．Ⅱ和Ⅲ
C．Ⅲ和Ⅳ
D．Ⅰ和Ⅳ
正确答案：D
-
第15题：
下列关于DRAM的叙述，正确的是
A.DRAM是一种随机存储器
B.DRAM是一种易失性存储器，断电则丢失存储信息
C.DRAM需要刷新操作，不定时刷新，数据会丢失
D.DRAM是一种半导体存储器
E.DRAM芯片与CPU连接时要注意时序匹配
正确答案：ABCD
-
第16题：
有一个1024K×32位的存储器，由128K×8位的DRAM构成。问：（1）总共需要多少DRAM芯片？（2）采用异步刷新，如果单元刷新间隔不超过8ms，则刷新信号周期是多少？
正确答案: （1）DRAM芯片容量为128K×8位=128KB
存储器容量为1024K×32位=1024K×4B=4096KB
所需芯片数4096KB÷128KB=32片
（2）对于128K×8位的DRAM片子，选择一行地址进行刷新，取刷新地址A8—A0，则8ms内进行512个周期的刷新。按此周期数，512×4096=128KB，对一行上的4096个存储元同时进行刷新。采用异步刷新方式刷新信号的周期为8ms÷512=15.6μs -
第17题：
存储系统的刷新地址提供给所有DRAM芯片。
正确答案:正确 -
第18题：
DRAM为什么要刷新，存储系统如何进行刷新？
正确答案:DRAM以单个MOS管为基本存储单元，以极间电容充放电表示两种逻辑状态。由于极间电容的容量很小，充电电荷自然泄漏会很快导致信息丢失，所以要不断对它进行刷新操作、即读取原内容、放大再写入。
存储系统的刷新控制电路提供刷新行地址，将存储DRAM芯片中的某一行选中刷新。实际上，刷新控制电路是将刷新行地址同时送达存储系统中所有DRAM芯片，所有DRAM芯片都在同时进行一行的刷新操作。
刷新控制电路设置每次行地址增量，并在一定时间间隔内启动一次刷新操作，就能够保证所有DRAM芯片的所有存储单元得到及时刷新。 -
第19题：
下面是有关DRAM和SRAM存储器芯片的叙述： ①SRAM比DRAM存储电路复杂 ②SRAM比DRAM成本高 ③SRAM比DRAM速度慢 ④SRAM需要刷新，DRAM不需要刷新； 其中正确的是（）。
- A、①和②
- B、②和③
- C、③和④
- D、①和④
正确答案:A -
第20题：
已知有16K×1的DRAM芯片，其引脚功能如下：地址输入A6～A0，行地址选择RAS，列地址选择CAS，数据输入端DIN，数据输出端DOUT，控制端WE。请用给定芯片构成256KB的存储器，采用奇偶校验。试问：若芯片内部采用128×128矩阵排列，求异步刷新时该存储器的刷新间隔。
正确答案:若芯片内部采用128×128矩阵排列，设芯片的最大刷新间隔时间为2ms ，则相邻两行之间的刷新间隔为：刷新间隔＝最大刷新间隔时间÷行数＝2ms÷128＝15.625μs可取刷新间隔15.5μs。 -
第21题：
问答题DRAM芯片怎么有行地址又有列地址？正确答案： DRAM芯片容量大、芯片小，高集成度，引脚数量少。故DRAM芯片将地址引脚分时复用，即用一组地址引脚传送两批地址。第一批地址称行地址，第二批地址称列地址。解析： 暂无解析 -
第22题：
问答题有一个1024K×32位的存储器，由128K×8位的DRAM构成。问：（1）总共需要多少DRAM芯片？（2）采用异步刷新，如果单元刷新间隔不超过8ms，则刷新信号周期是多少？正确答案： （1）DRAM芯片容量为128K×8位=128KB
存储器容量为1024K×32位=1024K×4B=4096KB
所需芯片数4096KB÷128KB=32片
（2）对于128K×8位的DRAM片子，选择一行地址进行刷新，取刷新地址A8—A0，则8ms内进行512个周期的刷新。按此周期数，512×4096=128KB，对一行上的4096个存储元同时进行刷新。采用异步刷新方式刷新信号的周期为8ms÷512=15.6μs解析： 暂无解析 -
第23题：
问答题有一个64K×16位的存储器，由16K×1位的DRAM芯片（芯片内是128×128结构）构成，存储器读/写周期为500ns，试问： 1）需要多少片DRAM芯片？ 2）采用异步刷新方式，如单元刷新间隔不超过2ms，则刷新信号周期是多少？ 3）如果采用集中刷新方式，存储器刷新一遍最少用多少时间？正确答案： 1）（64K×16）/（16K×1）=（216×24）/（214）=220/214=26=64片
2）2ms÷128=15.625μs
3）128×500ns=64μs解析： 暂无解析 -
第24题：
问答题DRAM为什么要刷新，存储系统如何进行刷新？正确答案： DRAM以单个MOS管为基本存储单元，以极间电容充放电表示两种逻辑状态。由于极间电容的容量很小，充电电荷自然泄漏会很快导致信息丢失，所以要不断对它进行刷新操作、即读取原内容、放大再写入。
存储系统的刷新控制电路提供刷新行地址，将存储DRAM芯片中的某一行选中刷新。实际上，刷新控制电路是将刷新行地址同时送达存储系统中所有DRAM芯片，所有DRAM芯片都在同时进行一行的刷新操作。
刷新控制电路设置每次行地址增量，并在一定时间间隔内启动一次刷新操作，就能够保证所有DRAM芯片的所有存储单元得到及时刷新。解析： 暂无解析