参考答案和解析
正确答案:IP;CS;PSW
更多“当CPU响应一次中断时,应将()和()和()保存入栈。”相关问题
  • 第1题:

    当8086CPU内标志寄存器中的IF=0时,意味着禁止CPU响应所有类型的中断。()


    答案:错
    解析:

  • 第2题:

    CPU响应中断请求和响应DMA请求的本质区别是()。

    • A、中断响应靠软件实现
    • B、响应中断时CPU仍然能控制总线,而响应DMA请求时,CPU要让出总线
    • C、速度慢
    • D、控制简单

    正确答案:B

  • 第3题:

    CPU内部的中断允许标志位IF的作用是()。

    • A、禁止CPU响应可屏蔽中断
    • B、禁止中断源向CPU发中断请求
    • C、禁止CPU响应DMA操作
    • D、禁止CPU响应非屏蔽中断

    正确答案:A

  • 第4题:

    CPU响应中断请求和响应DMA请求的本质区别是()

    • A、程序控制
    • B、需要CPU干预
    • C、响应中断时CPU仍控制总线而响应DMA时,让出总线
    • D、速度快

    正确答案:C

  • 第5题:

    CPU在什么时候可以响应中断?响应中断时需要做哪些操作?


    正确答案:当CPU收到外部的中断请求信号时,如果处于开中断状态,并且也未出现更高级别的请求,便在当前指令结束时响应中断,进入中断响应周期。在该周期内需要做如下操作:(1)发中断响应信号,查询中断源。(2)关中断。(3)保存断点。(4)取中断向量。

  • 第6题:

    在8086系统中,当CPU响应中断时,第几个INTA周期从数据总线读取中断号?


    正确答案: CPU接到中断请求送回的中断应答信号。在中断响应周期中,第一个INTA#用于通知8259A中断请求已被响应;第二个INTA#作为特殊的读操作信号,读取8259提供的中断类型号。

  • 第7题:

    CPU响应中断后将()寄存器入栈保存,然后自动将()标志和()标志复位。若要实现中断嵌套,必须在中断服务子程序中执行一条()指令。


    正确答案:Flags;IF;TF;开中断

  • 第8题:

    执行INT n指令或响应中断时,CPU保护现场的次序是()。

    • A、FLAGS寄存器(FR)先入栈,其次是CS,最后是IP
    • B、CS在先,其次是IP,最后FR入栈
    • C、FR在先,其后一次是IP,最后CS
    • D、IP在先,其次是CS,最后FR

    正确答案:A

  • 第9题:

    当多个外设同时产生中断时,CPU响应中断的顺序受()的影响。

    • A、中断优先级
    • B、中断允许标志
    • C、中断屏蔽码
    • D、中断优先级和中断屏蔽码

    正确答案:D

  • 第10题:

    问答题
    简述多重中断系统中CPU响应处理一次中断的步骤。

    正确答案: ①关中断;②保存现场信息;③判别中断条件;④开中断;⑤执行中断服务程序;⑥关中断;⑦恢复现场信息;⑧开中断。
    解析: 暂无解析

  • 第11题:

    单选题
    执行INTn指令或响应中断时,CPU入栈操作保护的次序是()
    A

    FLAGS,CS,IP

    B

    CS,IP,FLAGS

    C

    FLAGS,IP,CS

    D

    IP,CS,FLAGS


    正确答案: D
    解析:

  • 第12题:

    问答题
    在8086系统中,当CPU响应中断时,第几个INTA周期从数据总线读取中断号?

    正确答案: CPU接到中断请求送回的中断应答信号。在中断响应周期中,第一个INTA#用于通知8259A中断请求已被响应;第二个INTA#作为特殊的读操作信号,读取8259提供的中断类型号。
    解析: 暂无解析

  • 第13题:

    CPU内部的中断允许标志位IF的作用是()。

    A.禁止CPU响应可屏蔽中断
    B.禁止中断源向CPU发中断请求
    C.禁止CPU响应DMA操作
    D.禁止CPU响应非屏蔽中断

    答案:A
    解析:

  • 第14题:

    当标志IF=1时,CPU()响应可屏蔽中断;当IF=0时,CPU()响应可屏蔽中断。


    正确答案:可接受;不可接受

  • 第15题:

    当CPU响应外设提出的中断申请后,应当如何?


    正确答案:要保护现场、转向中断服务程序入口地址和清除中断请求触发器。

  • 第16题:

    8086在响应中断时,将CS、IP和标志寄存器的内容顺序入栈


    正确答案:错误

  • 第17题:

    对于非屏蔽中断申请,CPU响应条件为CPU允许中断和执行完现行指令。


    正确答案:错误

  • 第18题:

    什么是中断响应周期?在中断响应周期中CPU和8259A一般要完成哪些工作?


    正确答案: 1、CPU收到有效的INTR信号,若IF=1,且无DMA请求,当前指令执行完毕,就通过总线控制器发出连续的两个中断响应信号(INTA)组成一个中断响应周期
    2、在第1个INTA负脉冲中,CPU发出有效的总线锁定信号LOCK,封锁总线,防止其他主控器占用总线;8259A经判优后将IRR的相应位清0,ISR的对应位置1
    3、在第2个INTA负脉冲中,CPU撤除总线锁定信号LOCK,ALE信号也变为无效,允许数据线传送数据;8259A将被响应中断源的中断类型号送给CPU
    4、若8259A工作于自动结束方式,在第2个INTA负脉冲的后沿,8259A还要清除ISR中在第1个负脉冲里置1的位

  • 第19题:

    8086/8088CPU状态标志寄存器中IF=1时,表示()。

    • A、CPU可以响应非屏蔽中断
    • B、CPU可以响应内部中断
    • C、CPU可以响应可屏蔽中断
    • D、CPU禁止响应可屏蔽中断

    正确答案:C

  • 第20题:

    请描述CPU发生中断时入栈和出栈的过程,并分析堆栈段中数据的存储方式及栈指针变化之间的关系。


    正确答案: 堆栈的设立是为了中断操作和子程序的调用而用于保存数据的,即常说的断点保护和现场保护。微处理器无论是在转入子程序和中断服务程序的执行,执行完后,还是要回到主程序中来,在转入子程序和中断服务程序前,必须先将现场的数据进行保存起来,否则返回时,CPU并不知道原来的程序执行到哪一步,原来的中间结果如何?所以在转入执行其它子程序前,先将需要保存的数据压入堆栈中保存。以备返回时,再复原当时的数据。供主程序继续执行。 转入中断服务程序或子程序时,需要保存的数据可能有若干个,都需要一一地保留。如果微处理器进行多重子程序或中断服务程序嵌套,那么需保存的数据就更多,这要求堆栈还需要有相当的容量。否则会造成堆栈溢出,丢失应备份的数据。轻者使运算和执行结果错误,重则使整个程序紊乱。
    M.CS-51的堆栈是在RAM中开辟的,即堆栈要占据一定的RAM存储单元。同时MCS-51的堆栈可以由用户设置,SP的初始值不同,堆栈的位置则不一定,不同的设计人员,使用的堆栈区则不同,不同的应用要求,堆栈要求的容量也有所不同。堆栈的操作只有两种,即进栈和出栈,但不管是向堆栈写入数据还是从堆栈中读出数据,都是对栈顶单元进行的,SP就是即时指示出栈顶的位置(即地址)。在子程序调用和中断服务程序响应的开始和结束期间,CPU都是根据SP指示的地址与相应的RAM存储单元交换数据。
    堆栈的操作有两种方法:其一是自动方式,即在中断服务程序响应或子程序调用时,返回地址自动进栈。当需要返回执行主程序时,返回的地址自动交给PC,以保证程序从断点处继续执行,这种方式是不需要编程人员干预的。第二种方式是人工指令方式,使用专有的堆栈操作指令进行进出栈操作,也只有两条指令:进栈为PUSH指令,在中断服务程序或子程序调用时作为现场保护。出栈操作POP指令,用于子程序完成时,为主程序恢复现场。
    在执行中断子程序或者调用别的子程序时,系统会自动把当前的断点地址压入堆栈进行保护,执行完子程序即遇到RET或者RETI时,把断点地址弹出装入PC中,从而返回原程序的断点处继续往下执行。当你的主程序和子程序都用到某些标志位时,需要把他们也进行堆栈保护。比如你的主程序有加减乘除法,中断子程序中也有,那么你就必须对ACC,PSW等标志寄存器进行保护,因为你在执行中断程序的加减法时可能已经有进位或者借位,已经改变了某些标志位,而回到主程序中时若主程序的加减法没有进位时,标志位在子程序中已被改变,现在就可能出错了。所以在进入中断子程序时要首先把这些标志位(即ACC和PSW)保存起来即PUSH ACC和PUSH PSW,子程序结束时释放:POP PSW和POP ACC,以便回到主程序时能正确的继续运行。

  • 第21题:

    简述多重中断系统中CPU响应处理一次中断的步骤。


    正确答案: ①关中断;②保存现场信息;③判别中断条件;④开中断;⑤执行中断服务程序;⑥关中断;⑦恢复现场信息;⑧开中断。

  • 第22题:

    填空题
    当CPU响应一次中断时,应将()和()和()保存入栈。

    正确答案: IP,CS,PSW
    解析: 暂无解析

  • 第23题:

    单选题
    当多个外设同时产生中断时,CPU响应中断的顺序受(  )的影响。
    A

    中断优先级

    B

    中断允许标志

    C

    中断屏蔽码

    D

    中断优先级和中断屏蔽码


    正确答案: D
    解析: