违法和不良信息举报
联系客服
登录
注册
搜
当前位置:
首页
问答
verilog
在进程中只有当敏感信号是沿触发(即上升沿或下降沿)时,此时综合为时序电路;而在进程中只有当敏感信号是电平沿触发时,此时综合为组合电路。
在进程中只有当敏感信号是沿触发(即上升沿或下降沿)时,此时综合为时序电路;而在进程中只有当敏感信号是电平沿触发时,此时综合为组合电路。
题目
在进程中只有当敏感信号是沿触发(即上升沿或下降沿)时,此时综合为时序电路;而在进程中只有当敏感信号是电平沿触发时,此时综合为组合电路。
查看参考答案
相似考题
搜答案
相关内容
内蒙古住院医师胸心外科
走进创业
福建住院医师儿外科
鞍山钢铁集团公司招聘
03010妇产科护理学(二)
03293现代谈判学
市政学
电影与幸福感
银行间本币市场交易员资格考试
辅导员考试
开通会员查看答案