违法和不良信息举报
联系客服
登录
注册
搜
当前位置:
首页
问答
verilog
在进程中只有当敏感信号是沿触发(即上升沿或下降沿)时,此时综合为时序电路;而在进程中只有当敏感信号是电平沿触发时,此时综合为组合电路。
在进程中只有当敏感信号是沿触发(即上升沿或下降沿)时,此时综合为时序电路;而在进程中只有当敏感信号是电平沿触发时,此时综合为组合电路。
题目
在进程中只有当敏感信号是沿触发(即上升沿或下降沿)时,此时综合为时序电路;而在进程中只有当敏感信号是电平沿触发时,此时综合为组合电路。
查看参考答案
相似考题
搜答案
相关内容
康复知识竞赛
胰岛素知识
卫生检验技术(技师)
核工程核电能源
平安银行大堂经理FB辅办业务考试
投资经济学
00932狱内侦查学
计控员考试
社会心理学
河南省
开通会员查看答案