违法和不良信息举报
联系客服
登录
注册
搜
当前位置:
首页
问答
verilog
在Verilog语言中什么情况下必需使用复合语句?表达一个复合语句的的语法是怎样的?
在Verilog语言中什么情况下必需使用复合语句?表达一个复合语句的的语法是怎样的?
题目
在Verilog语言中什么情况下必需使用复合语句?表达一个复合语句的的语法是怎样的?
相似考题
参考答案和解析
正确答案:
在进程语句中,其条件和循环语句中,只能执行一条语句,当多于一条语句时,则要采用复合语句,复合语句以begin开头,以 end作为结束。
搜答案
相关内容
华为认证考试(综合练习)
00471认知心理学
AI认证
理财规划师(二级)
连铸设备点检考试
专业技术人员继续教育(综合练习)
福建住院医师妇产科
垃圾分类知识竞赛
法律知识法治建设知识竞赛
埃索美拉唑镁肠溶片知识竞赛
开通会员查看答案