违法和不良信息举报
联系客服
登录
注册
搜
当前位置:
首页
问答
verilog
在Verilog语言中什么情况下必需使用复合语句?表达一个复合语句的的语法是怎样的?
在Verilog语言中什么情况下必需使用复合语句?表达一个复合语句的的语法是怎样的?
题目
在Verilog语言中什么情况下必需使用复合语句?表达一个复合语句的的语法是怎样的?
相似考题
参考答案和解析
正确答案:
在进程语句中,其条件和循环语句中,只能执行一条语句,当多于一条语句时,则要采用复合语句,复合语句以begin开头,以 end作为结束。
搜答案
相关内容
山东住院医师临床病理科
美团知识
中西医结合内科主治医师
03707毛泽东思想、邓小平理论和三个代表重要思想概论
微生物检验技术(士)
大学生村官考试
IBM(000-102)
03037药用植物学
Lamando凌渡产品上市竞赛考试
吉林知识竞赛
开通会员查看答案