违法和不良信息举报
联系客服
登录
注册
搜
当前位置:
首页
问答
verilog
在Verilog语言中什么情况下必需使用复合语句?表达一个复合语句的的语法是怎样的?
在Verilog语言中什么情况下必需使用复合语句?表达一个复合语句的的语法是怎样的?
题目
在Verilog语言中什么情况下必需使用复合语句?表达一个复合语句的的语法是怎样的?
相似考题
参考答案和解析
正确答案:
在进程语句中,其条件和循环语句中,只能执行一条语句,当多于一条语句时,则要采用复合语句,复合语句以begin开头,以 end作为结束。
搜答案
相关内容
00181广告学(一)
反洗钱考试
职业教育心理学
月嫂/母婴护理师
安全生产知识竞赛(综合练习)
航空器活动区准入考试
注册税务师
公共关系
项目数据分析师理论考试
保监会1+4+2系列文件知识
开通会员查看答案