关断延时型定时器SF,S端上升沿时,输出Q端为(),断电延时时间到,输出Q端为()。
第1题:
无论J-K触发器原来状态如何,当输入端J=1、K=0时,在时钟脉冲作用下,其输出端Q的状态为()。
第2题:
下列哪种情况一定使JK触发器的输出端信号翻转()
第3题:
一个三输入端与非门输出0的条件是()。
第4题:
由或门的真值表可知,当输入端状态分别为:1、0、0、1时,输出应为:()。
第5题:
如果逻辑电路的输入信号采用"正逻辑"表示,则"与"逻辑的输入端应为()时,输出端为"1"。
第6题:
基本RS触发器,SD=RD=0时,输出Q为()。
第7题:
下列哪种情况一定使JK触发器的输出端信号为“1”()
第8题:
对于异或门电路,当输入端信号分别为0、1和1、1时,输出端信号分别为()
第9题:
74LS373锁存器的OE端等于1时,输出Q0~Q7的状态为()
第10题:
一个同步RS触发器,R为复位端,S为置位端,它们均为低电平有效,若CP=0,R=1,S=0,则该触发器Q端的状态()
第11题:
TTL门电路输入端悬空时,该输入端()。
第12题:
均为低电平0
均为高电平1
与非门为1,或非门为0
与非门为0,或非门为1
第13题:
双座止回阀两个输入端分别是A和B,其输出端为C,其输出端为0的条件是()
第14题:
与非、或非门的封门端电平(输出端状态仅由此端决定,与其它输入端状态无关)为()
第15题:
基本的R-S触发器两个输入端R=1、S=1,输出端Q=()。
第16题:
请根据下列逻辑门电路,判断Q输出端的逻辑值是()。
第17题:
关断延时型定时器SF,S端上升沿时,输出Q端为(),断电延时时间到,输出Q端为()。
第18题:
当基本RS触发器的R=0,S=1时,输出端Q等于()。
第19题:
双座止回阀的两个输入端分别是A和B,输出端是C,若输出端C为1,则两个输入端的状态不能是()
第20题:
CMOS门电路输入端悬空时,该输入端()。
第21题:
触发器的异步置1端有效时,()。
第22题:
钟控R-S触发器当,S=0,R=1时,触发器输出Q端为()
第23题:
关断延时型定时器SF,S端上升沿时,输出Q端为(),断电延时时间到,输出Q端为()。