更多“简述数据存储器。”相关问题
  • 第1题:

    PLC包含程序存储器和数据存储器。()


    正确答案:正确

  • 第2题:

    随机读写存储器RAM在可编程序控制器中作为用户的()

    • A、程序存储器和数据存储器
    • B、程序存储器
    • C、数据存储器
    • D、系统存储器

    正确答案:A

  • 第3题:

    存放在()中的数据不能够被改写,断电以后数据也不会丢失。

    • A、随机存储器
    • B、内部存储器
    • C、外部存储器
    • D、只读存储器

    正确答案:D

  • 第4题:

    供记录用数据存储器采用()数据存储器,可不带电池长期保存数据,断电数据保存时间不小于1年。


    正确答案:非易失性

  • 第5题:

    在MCS—51中,MOV指令用于访问()

    • A、内部程序存储器
    • B、内部数据存储器
    • C、外部数据存储器
    • D、外部程序存储器

    正确答案:B

  • 第6题:

    在CP中有三种存储器:程序存储器(),数据存储器(),参考存储器()。


    正确答案:PS;DS;RS

  • 第7题:

    对于一条访问数据存储器的指令,如何区别是访问片内数据存储器还是访问片外数据存储器?


    正确答案:要访问片内RAM,可以采用MOV指令,使用寄存器间接寻址或者借位地址寻址;要访问片外的RAM,主要采用MOVX指令,借工作寄存器间接寻址或者借数据指针寄存器间接寻址。

  • 第8题:

    简述MCS-51单片机CPU访问外部扩展数据存储器的过程。


    正确答案:第一个机器周期是从外部程序存储器读取MOVX指令操作码,第二个机器周期才是执行MOVX指令访问外部数据存储器。在该周期中,若是读操作,则RD信号有效(低电平),P0口变为输入方式,被地址信号选通的外部RAM某个单元中的数据通过P0口输入CPU;若是写操作,则WR信号有效(低电平),P0口变为输出方式,CPU内部数据通过P0口写入地址信号选通的外部RAM的某个单元中。

  • 第9题:

    简述数据缓冲寄存器的作用及采用高速缓冲存储器的好处。


    正确答案: 数据缓冲寄存器主要起数据在传送过程中的速度匹配、暂存数据、防止数据丢失的作用。每个外设的接口都设有数据缓冲寄存器,用以暂存内部总线和系统总线间进行传送的数据。
    高速缓冲存储器是安排在CPU与主存储器之间,存放当前最活跃的程序块和数据的高速小容量存储器,简称高速缓存。高速缓存一定要比主存速度快很多。高速缓存在硬件逻辑控制下,以一个存储器整体面向CPU,并且已接近CPU的速度向它提供程序和数据。当下一段程序和指令不在高速缓存时,则再向主存索取,这样CPU可以通过两条路径访问主存。

  • 第10题:

    填空题
    PLC的存储器分程序存储器和()、数据存储器。

    正确答案: 用户存储器
    解析: 暂无解析

  • 第11题:

    填空题
    在CP中有三种存储器:程序存储器(),数据存储器(),参考存储器()。

    正确答案: PS,DS,RS
    解析: 暂无解析

  • 第12题:

    单选题
    在MCS—51中,MOV指令用于访问()
    A

    内部程序存储器

    B

    内部数据存储器

    C

    外部数据存储器

    D

    外部程序存储器


    正确答案: A
    解析: 暂无解析

  • 第13题:

    以下存储器件,若存有数据,当掉电时,()存储器件能保留原有数据

    • A、磁芯存储器
    • B、RAM
    • C、ROM

    正确答案:C

  • 第14题:

    可编程序控制器的存储器容量通常是指()容量之和

    • A、用户程序存储器和系统存储器
    • B、数据存储器和系统存储器
    • C、用户程序存储器和数据存储器
    • D、系统存储器、用户程序存储器和数据存储器

    正确答案:C

  • 第15题:

    简述高速缓冲存储器Cache为什么能够实现高速的数据存取?


    正确答案:高速缓冲存储器Cache是根据程序局部性原理来实现高速的数据存取。即在一个较小的时间间隔内,程序所要用到的指令或数据的地址往往集中在一个局部区域内,因而对局部范围内的存储器地址频繁访问,而对范围外的地址则范围甚少的现象称为程序访问的局部性原理。如果把正在执行的指令地址附近的一小部分指令或数据,即当前最活跃的程序或数据从主存成批调入Cache,供CPU在一段时间内随时使用,就一定能大大减少CPU访问主存的次数,从而加速程序的运行。

  • 第16题:

    简述程序存储器ROM和数据存储器RAM的作用和区别。


    正确答案: 程序存储器ROM用于存放编好的程序和表格常数。是只读存储器,源程序一旦写入ROM后便只可读,不可写。
    数据存储器RAM用于存放运算的中间结果、数据暂存和缓冲、 标志位等。是动态存储器,即可读又可写。

  • 第17题:

    PLC的存储器分程序存储器和()、数据存储器。


    正确答案:用户存储器

  • 第18题:

    MCS-51系列单片机的存储器主要有4个物理存储空间,即片内数据存储器、片内程序存储器、片外数据存储器、()。


    正确答案:片外程序存储器

  • 第19题:

    扩展数据存储器时,数据存储器芯片的/OE与单片机的()相连。


    正确答案:/PSEN

  • 第20题:

    简述MCS-51内部数据存储器的空间分配。访问外部数据存储器和程序存储器有什么本质区别?


    正确答案: (1)8051内部128B的数据RAM区,包括有工作寄存器组区、位寻址区和数据缓冲区。各区域的特性如下:
    ①00H~1FH为工作寄存器组区,共分4组,每组占用8个RAM字节单元,每个单元作为一个工作寄存器,每组的8个单元分别定义为8个工作寄存器R0~R7。当前工作寄存器组的选择是由程序状态字PSW的RS1、RS0两位来确定。如果实际应用中并不需要使用工作寄存器或不需要使用4组工作寄存器,不使用的工作寄存器组的区域仍然可作为一般数据缓冲区使用,用直接寻址或用Ri的寄存器间接寻址来访问。
    ②20H~2FH为可位寻址区域,这16个字节的每一位都有一个地址,编址为00H~7FH。当然,位寻址区也可以用作字节寻址的一般数据缓冲区使用。
    ③30H~7FH为堆栈、数据缓冲区。
    (2)访问外部数据存储器和程序存储器的本质区别是它们有各自不同的选通信号。访问外部数据存储器时,由数据指针DPTR提供寻址地址码,由RD/WR进行读/写选通;访问外部程序存储器时,由程序指针PC提供地址码,由PSEN进行读选通。

  • 第21题:

    8031片内有程序存储器和数据存储器。()


    正确答案:错误

  • 第22题:

    问答题
    简述高速缓冲存储器Cache为什么能够实现高速的数据存取?

    正确答案: 高速缓冲存储器Cache是根据程序局部性原理来实现高速的数据存取。即在一个较小的时间间隔内,程序所要用到的指令或数据的地址往往集中在一个局部区域内,因而对局部范围内的存储器地址频繁访问,而对范围外的地址则范围甚少的现象称为程序访问的局部性原理。
    如果把正在执行的指令地址附近的一小部分指令或数据,即当前最活跃的程序或数据从主存成批调入Cache,供CPU在一段时间内随时使用,就一定能大大减少CPU访问主存的次数,从而加速程序的运行。
    解析: 暂无解析

  • 第23题:

    单选题
    存放在()中的数据不能够被改写,断电以后数据也不会丢失。
    A

    随机存储器

    B

    内部存储器

    C

    外部存储器

    D

    只读存储器


    正确答案: A
    解析: 暂无解析