在串行定点小数除法器中为了避免产生溢出，被除数的绝对值一定要小于除数的绝对值。

题目

在串行定点小数除法器中为了避免产生溢出，被除数的绝对值一定要小于除数的绝对值。

相似考题

1.小数除法的商都小于被除数。此题为判断题(对，错)。

2.前进位加法器比串行进位加法器速度慢。()此题为判断题(对，错)。

3.加法器有串行进位和()进位之分。

4.加法器有串行进位和并行进位两种连接方式:()A、串行进位加法器的电路结构简单，工作速度慢。B、并行进位加法器的速度快，电路结构复杂。C、串行进位加法器的电路结构简单，工作速度快。D、并行进位加法器的速度慢，电路结构简单。

更多“在串行定点小数除法器中为了避免产生溢出，被除数的绝对值一定要小于”相关问题

  • 第1题：

    在定点二进制运算中，减法运算一般通过(21)来实现。

    A.补码运算的二进制减法器

    B.原码运算的二进制减法器

    C.原码运算的二进制加法器

    D.补码运算的二进制加法器


    正确答案：D
    本题考查计算机系统硬件基础知识。由于在补码表示的情况下，可以将数值位和符号为统一处理，并能将减法转换为加法，因此在定点二进制运算中，减法运算一般通过补码运算的二进制加法器来实现。

  • 第2题：

    电路如图所示，该电路完成的功能是（ ）。

    A. 8位并行加法器 B. 8位串行加法器
    C. 4位并行加法器 D. 4位串行加法器


    答案：D
    解析：
    解加法器部分是A、B按位串行相加的。
    答案:D

  • 第3题：

    只有定点运算才可能溢出，浮点运算不会产生溢出。()


    答案：错
    解析：
    浮点数阶码溢出时浮点数溢出。运算时会出现上溢或下溢。

  • 第4题：

    按其数据流的传递过程和控制节拍来看，阵列乘法器可认为是()。

    A.全串行运算的乘法器
    B.全并行运算的乘法器
    C.串一并行运算的乘法器
    D.并一串型运算的乘法器

    答案：B
    解析：
    阵列乘法器是类似于人工计算的方法，乘数与被乘数都是二进制数。所以可以通过乘数从最后一位起一个一个和被乘数相与，自第二位起要依次向左移一位，形成一个阵列的形式。这就可将其看成一个全加的过程，将乘数某位与被乘数某位与完的结果加上乘数某位的下一位与被乘数某位的下一位与完的结果，再加上前一列的进位，进而得出每一位的结果。自从大规模集成电路问世以来，高速的单元阵列乘法器应运而生，出现了各种形式的流水线阵列乘法器，它们属于并行乘法器，提供了极快的速度。

  • 第5题：

    只有定点数运算才可能溢出，浮点数运算不会产生溢出。

    A对

    B错


    错
    略

  • 第6题：

    为了尽可能避免宝贝在物流配送中受到损坏，卖家一定要注意宝贝的物流包装。（）


    正确答案:正确

  • 第7题：

    在定点机中执行算术运算时会产生溢出，其根本原因是（）。

    • A、主存容量不够
    • B、运算结果无法表示
    • C、操作数地址过大
    • D、栈溢出

    正确答案:B

  • 第8题：

    设字长8位（含1位符号位），则原码定点小数能表示的绝对值最大负数是（）


    正确答案:-（1-2-7）

  • 第9题：

    在定点二进制运算器中，减法运算一般通过（）来实现。

    • A、原码运算的二进制减法器
    • B、补码运算的二进制减法器
    • C、补码运算的十进制加法器
    • D、补码运算的二进制加法器

    正确答案:D

  • 第10题：

    乘法器的硬件结构通常采用（）

    • A、串行加法器和串行移位器
    • B、并行加法器和串行左移
    • C、并行加法器和串行右移
    • D、串行加法器和串行右移

    正确答案:C

  • 第11题：

    单选题
    A

    8位并行加法器

    B

    8位串行加法器

    C

    4位并行加法器

    D

    4位串行加法器


    正确答案： D
    解析：

  • 第12题：

    填空题
    设字长8位（含1位符号位），则原码定点小数能表示的绝对值最大负数是（）

    正确答案： -（1-2-7）
    解析： 暂无解析

  • 第13题：

    定点二进制减法运算一般采用______来实现。

    A．原码减法器

    B．补码加法器

    C．反码加法器

    D．补码减法器


    正确答案：B
    解析：因为在补码的加减运算中，符号位和数位一样参加运算，无须作特殊的处理，因此计算机多采用补码进行加减运算。在做减法运算时，[X]补-[Y]补=[X]补+[-Y]补=[X-Y]补，即将减数连同符号位一起变为补码后再与被减数相加，可见，定点二进制减法运算一般是通过补码加法器来实现的。

  • 第14题：

    在串行进位的并行加法器中，影响加法器运算速度的关键因素是()。

    A.门电路的级延迟
    B.元器件速度
    C.进位传递延迟
    D.各位加法器速度的不同

    答案：C
    解析：
    加法器是整个运算器的核心，提高加法器的运算速度最直接的方法就是多位并行加法。本题中4个选项均会对加法器的速度产生影响，但只有进位传递延迟对并行加法器的影响最为关键。

  • 第15题：

    下列关于加法器的说法错误的是()。

    A.实现n位的串行加法器只需1位全加器
    B.实现n位的并行加法器需要n位全加器
    C.影响并行加法器速度的关键固素是加法器的位数的多少
    D.加法器是一种组合逻辑电路

    答案：C
    解析：
    n位的并行加法器有n位的全加器，可同时对数据的各位相加，但低位运算所产生的进位会影响高位的运算结果，所以并行加法器的运算时间主要由进位信号的传递时间决定，而不是加法器位数的多少，选C项。

  • 第16题：

    补码定点小数除法中，被除数和除数应满足()。

    A.0≤|被除数|≤|除数|
    B.O＜|被除数|≤|除数|
    C.0＜|除数|≤被除数|
    D.0＜|被除数|＜|除数|

    答案：B
    解析：

  • 第17题：

    在串行定点小数除法器中为了避免产生溢出，被除数的绝对值一定要小于除数的绝对值。


    正确答案:正确

  • 第18题：

    为了避免离心泵产生气缚，一定要检查并确认泵出口管线无堵塞现象。（）


    正确答案:错误

  • 第19题：

    串行加法器只需要一位全加器就行了。


    正确答案:正确

  • 第20题：

    下列说法中正确的是（）。

    • A、采用变形补码进行加减运算可以避免溢出
    • B、只有定点数运算才有可能溢出，浮点数运算不会产生溢出
    • C、只有带符号数的运算才有可能产生溢出
    • D、将两个正数相加有可能产生溢出

    正确答案:D

  • 第21题：

    只有定点数运算才可能溢出，浮点数运算不会产生溢出。


    正确答案:错误

  • 第22题：

    采用串行加法器比采用并行加法器的运算速度快。


    正确答案:错误

  • 第23题：

    判断题
    在串行定点小数除法器中为了避免产生溢出，被除数的绝对值一定要小于除数的绝对值。
    A

    对

    B

    错


    正确答案： 错
    解析： 暂无解析

  • 第24题：

    单选题
    下列说法中正确的是（）。
    A

    采用变形补码进行加减运算可以避免溢出

    B

    只有定点数运算才有可能溢出，浮点数运算不会产生溢出

    C

    只有带符号数的运算才有可能产生溢出

    D

    将两个正数相加有可能产生溢出


    正确答案： B
    解析： 暂无解析

相关内容