CPU()才能响应DMA请求。
第1题:
第2题:
第3题:
只有在CPU完成()后,才能响应可屏蔽中断INTR请求。
第4题:
CPU响应中断请求的时刻是在()
第5题:
CPU响应DMA请求是在()结束时。
第6题:
CPU响应外部中断请求是()。
第7题:
DMAC向CPU发出请求信号,CPU响应并交出总线控制权后将()
第8题:
CPU响应中断的时间是()
第9题:
外设的中断请求不是随机的,而是有规律的在CPU指令处理周期结束时发生。
第10题:
当CPU在执行指令时,CPU与DMA控制器同时提出了对主存访问的要求,这是应首先满足CPU的要求,以免指令执行发生错误,而DMA传送数据是可等待的
DMA周期挪用方式是在CPU访问存储器总线周期结束时,插入一个DMA访问周期。在此期间,CPU等待或执行不需要访问内存的操作
因为DMA传送是在DMA控制器控制下内存与外设直接数据传送,因此在这种方式中,始终不需要CPU干预
CPU在接到DMA请求后,必须尽快地在一条指令执行后予以响应
第11题:
必须在—条指令执行完毕
必须在—个总线周期结束
可在任一时钟周期结束
在判明设有中断请求之后
第12题:
执行完正在执行的程序以后
执行完正在执行的指令以后
执行完正在执行的机器周期以后
执行完本时钟周期以后
第13题:
第14题:
当8086CPU的INTR=1时,且中断允许标志IF=1,则响应该中断请求,进行中断处理应在CPU完成()。
第15题:
当8086CPU的INTR=1且IF=1时,则CPU完成()后,响应该中断请求,进行中断处理。
第16题:
CPU对INTR中断请求的响应过程是执行()INTA总线周期。
第17题:
在下面有关DMA概念的叙述中,正确的是()。
第18题:
在80x86中可屏蔽中断请求被CPU响应的条件是()。
第19题:
CPU响应中断请求和响应DMA请求的本质区别是()
第20题:
当8086CPU的INTR=1且IF=1时,则CPU至少应完成()后,才能响应该中断请求,进行中断处理。
第21题:
当前时钟周期
当前总线周期
当前指令周期
下一个指令周期
第22题:
一条指令结束
外设提出中断
取指周期结束
任一机器周期结束
第23题:
一条指令执行
一段程序
一个时钟周期
一个总线周期