当访问Cache系统失效时，通常不仅主存向CPU传送信息，同时还需要将信息写入Cache，在此过程中传送和写入信息的数据宽度各为（）。A、块、页B、字、字C、字、块D、块、块

题目

当访问Cache系统失效时，通常不仅主存向CPU传送信息，同时还需要将信息写入Cache，在此过程中传送和写入信息的数据宽度各为（）。

  • A、块、页
  • B、字、字
  • C、字、块
  • D、块、块
相似考题

1.● 以下关于CPU 与主存之间增加高速缓存（Cache）的叙述中，错误的是 （4） 。（4）A. Cache扩充了主存储器的容量B. Cache可以降低由于CPU 与主存之间的速度差异造成的系统性能影响C. Cache的有效性是利用了对主存储器访问的局部性特征D. Cache中通常保存着主存储器中部分内容的一份副本

2.当CPU要访问Cache时,CPU通过总线送来的主存地址存于主存地址寄存器MAR中。()此题为判断题(对，错)。

3.DMA方式传送数据时,哪种方式既保证了DMA传送数据又保证了CPU与主存的效率()A、周期挪用B、CPU暂停访问C、CPU交替访问

4.以下关于CPU与主存之间增加调整缓存(Cache)的叙述,不正确的是()。A.Cache扩充了主存储器的容量B.Cache可以降低由于CPU与主存之间的速度差异造成的系统性能影响C.Cache的有效性是利用了对主存储器访问的局部特征D.Cache中通常保存着主存储器中部分内容的一份副本

更多“当访问Cache系统失效时，通常不仅主存向CPU传送信息，同时还”相关问题

  • 第1题：

    DMA方式传送数据时,哪种方式可以解决DMA接口与CPU争夺访问主存的问题()

    A、周期挪用

    B、CPU暂停访问

    C、CPU交替访问


    参考答案：C

  • 第2题：

    在CPU和主存间设置cache存储器主要是为了(14)。若使用基于数据内容进行访问的存储设备作为cache时，能更快决定是否命中。这种地址映射方法称为(15)映射。CPU向cache执行写操作时，可以同时写回主存储器或者仅当cache中该数据被淘汰时才写回主存储器，前者称为(16)，而后者称为(17)。若cache的存取速度是主存存取速度的10倍，且命中率可达到0.8，则CPU对该存储系统的平均存取周期为(18)T(T为主有的存取周期)。

    A．扩充主存容量

    B．解决CPU和主存的速度匹配

    C．提高可靠性

    D．增加CPU访问的并行度


    正确答案：B

  • 第3题：

    在多级存储系统中，Cache处在CPU和主存之间，解决(55)问题。若Cache和主存的存取时间分别为T1和T2，Cache的命中率为H，则该计算机实际存取时间为(56)。当CPU向存储器执行读操作时，首先访问Cache，若命中，则从Cache中取出指令或数据，否则从主存中取出，送(57)：当CPU向存储器执行写操作时，为了使Cache的内容和主存的内容保持一致，若采用(58)法，则同时写入Cache和主存。由于Cache容量比主存容量小，因此当Cache满时，执行把主存信息向Cache写入，就要淘汰Cache中已有的信息，为了提高Cache的命中率，采用一种(59)替换算法。

    A．主存容量扩充

    B．主存和CPU速度匹配

    C．多个请求源访问主存

    D．BIOS存放


    正确答案：B
    解析：he的主要功能是提供CPU与RAM间的速度匹配问题，存储器效率的计算公式为：HTI+(1-H)T2。为了提高Cache的命中率，我们常采用LRU最近最少使用的替换算法。

  • 第4题：

    若Cache和主存的存取时间分别为T1和T2，Cache的命中率为H，则该计算机的实际存取时间为(2)。当CPU向存储器执行读操作时，首先访问Cache，如命中，则从Cache中取出指令或数据，否则从主存中取出，送(3)；当CPU向存储器执行写操作时，为了使Cache内容和主有的内容保持一致，若采用(4)法，同时写入Cache和主存。

    A．H×T1+T2

    B．(1-H×T1)+H×T2

    C．T2-H×T1

    D．H×T1+(1-H)×T2


    正确答案：D
    解析：Cache的命中率为H，则访问内存概率为1-H，因此实际存取时间为H×T1+(1-H)×T2。

  • 第5题：

    以下关于计算机系统中高速缓存（Cache)的说法中，正确的是（9）

    A.Cache 的容量通常大于主存的存储容量
    B.通常由程序员设置 Cache 的内容和访问速度
    C.Cache 的内容是主存内容的副本
    D.多级 Cache 仅在多核 CPU 中使用

    答案：C
    解析：
    高速缓冲存储器是存在于主存与CPU之间的一级存储器， 由静态存储芯片(SRAM)组成，容量比较小但速度比主存高得多， 接近于CPU的速度。Cache 通常保存着一份内存储器中部分内容的副本（拷贝），该内容副本是最近曾被CPU使用过的数据和程序代码。

  • 第6题：

    Cache越大，CPU访问主存的平均速度越快


    正确答案:正确

  • 第7题：

    下面是关于CPU访问主存和高速缓存CAChe关系描述，正确的有（）

    • A、没有CAChe的微机，只有主存能与CPU直接进行信息交换
    • B、拥有CAChe的微机，CAChe和主存都能直接与CPU交换信息
    • C、一台装有CAChe的微机，CPU从外存读人数据的顺序是外存→主存→CAChe
    • D、CAChe使用的是半导体动态存储器，所以其中的信息不能长期保留

    正确答案:A,C

  • 第8题：

    CPU执行一段程序时，Cache完成存取的次数为1900次，主存完成存取的次数为100次，已知Cache存取周期为50ns，主存为250ns，求Cache/主存系统的效率和平均访问时间。


    正确答案: Cache的命中率=1900/（1900+100）=0.95；
    主存慢于Cache的倍率r=250/50=5；
    Cache/主存系统的效率e=1/（r+（1-r）h）= 1/（5+（1-5）* 0.95）=83.3%；
    平均存取时间 t=50/e=60ns。

  • 第9题：

    某计算机系统r内存由Cache和主存构成，Cache的存取周期为45ns，主存的存取周期为200ns。已知在段给定的时间内，CPU共访问内存4500次，其中340次访问主存，问：【＊，★，2016考研解析，编号3.5.1】CPU访问内存的平均访问时间是多少？


    正确答案:平均访存时间ta=h*tc+(1-h)*tm=92.44%*45+7.56%*200=56.72ns

  • 第10题：

    多选题
    下面是关于CPU访问主存和高速缓存CAChe关系描述，正确的有（）
    A

    没有CAChe的微机，只有主存能与CPU直接进行信息交换

    B

    拥有CAChe的微机，CAChe和主存都能直接与CPU交换信息

    C

    一台装有CAChe的微机，CPU从外存读人数据的顺序是外存→主存→CAChe

    D

    CAChe使用的是半导体动态存储器，所以其中的信息不能长期保留


    正确答案： A,D
    解析： 暂无解析

  • 第11题：

    问答题
    某计算机系统r内存由Cache和主存构成，Cache的存取周期为45ns，主存的存取周期为200ns。已知在段给定的时间内，CPU共访问内存4500次，其中340次访问主存，问：【＊，★，2016考研解析，编号3.5.1】CPU访问内存的平均访问时间是多少？

    正确答案： 平均访存时间ta=h*tc+(1-h)*tm=92.44%*45+7.56%*200=56.72ns
    解析： 暂无解析

  • 第12题：

    问答题
    CPU执行一段程序时，Cache完成存取的次数为1900次，主存完成存取的次数为100次，已知Cache存取周期为50ns，主存为250ns，求Cache/主存系统的效率和平均访问时间。

    正确答案： Cache的命中率=1900/（1900+100）=0.95；
    主存慢于Cache的倍率r=250/50=5；
    Cache/主存系统的效率e=1/（r+（1-r）h）= 1/（5+（1-5）* 0.95）=83.3%；
    平均存取时间 t=50/e=60ns。
    解析： 暂无解析

  • 第13题：

    高速缓冲存储器 Cache是位于CPU和主存DRAM之间规模或容量较小但速度很快的存储器。下面是关于Cache的叙述，其中错误的是( )。

    A．PC中采用的Cache方案兼顾了SRAM的高速特性和DRAM的低成本特性，即达到了即降低成本又提高系统性能的目的

    B．CPU访问Cache“命中”时，由于Cache的速度与CPU相当，因此CPU就能在零等待状态下迅速地完成数据的读写，而不必插入等待状态

    C．CPU访问CaChe“未命中”时，信息需从主存(DRAM)传送到CPU，这时CPU要插入等待状态

    D．L1 Cache的工作频率和CPU的工作频率相等，L2 Cache的工作频率越来越高，但不可能等于CPU的工作频率


    正确答案：D

  • 第14题：

    某计算机的存储系统由Cache-主存系统构成，Cache的存取周期为10ns，主存的存取周期为50ns。在CPU执行一段程序时，Cache完成存取的次数为4800次，主存完成存取的次数为200次，则CPU访问存储系统的平均访问时间是(30)ns，该Cache-主存系统的效率是(31)。

    A．10

    B．11.60

    C．11.68

    D．50


    正确答案：B
    解析：在由Cache-主存系统构成计算机中，存储系统Cache的命中率可以计算为：
      H=4800÷(4800+200)=0.96
      CPU访问存储系统的平均访问时间是：
      T=10×0.96+(1-0.96)50=11.6
      Cache-主存系统的效率为：
      e=10/11.6=0.862

  • 第15题：

    以下关于计算机系统中高速缓存（Cache)的说法中，正确的是（ ）。

    A. Cache 的容量通常大于主存的存储容量 B.通常由程序员设置 Cache 的内容和访问速度 C.Cache 的内容是主存内容的副本 D.多级 Cache 仅在多核 CPU 中使用


    正确答案：C

  • 第16题：

    ● 某计算机的存储系统由Cache-主存系统构成，Cache的存取周期为10ns，主存的存取周期为50ns。在CPU执行一段程序时，Cache完成存取的次数为4800次，主存完成存取的次数为200次，则CPU 访问存储系统的平均访问时间是 （30） ns，该Cache -主存系统的效率是 （31） 。

    （30）

    A. 10

    B. 11.60

    C. 11.68

    D. 50

    （31）

    A. 0.856

    B. 0.862

    C. 0.958

    D. 0.960


    正确答案：B,B

  • 第17题：

    CPU执行一段时间时，Cache完成存取的次数为3900次，主存完成的存取次数为100次，已知Cache的存储周期为40ns，主存的存储周期为240ns。求Cache/主存系统的效率和平均访问时间？


    正确答案:H=3900/（3900+100）=97.5%
    平均访问时间：ta=h*tc+（1-h）*tm=0.975*40+0.025*240=39+6=45ns
    系统效率：e=tc/ta=40/45=88.9%

  • 第18题：

    在减少Cache失效开销的方法中，Cache失效时仍允许CPU进行其它的命中访问，这种技术称为（）技术。


    正确答案:非阻塞Cache

  • 第19题：

    下面是主存储器和CAChe的比较，正确的有（）

    • A、微机主存储器多数采用半导体动态存储器（DRAM），CAChe采用半导体静态存储器（SRAM）。这两种存储器中的信息均不能长期保留
    • B、CPU访问主存储器的速度快于访问CAChe的速度
    • C、在配有CAChe的计算机中，CPU每次访问存储器都首先访问CAChe，若欲访问的数据在CAChe中，则访问结束，否则，再访问主存储器，并把有关数据取人CAChe
    • D、CAChe容量一般都小于主存储器

    正确答案:A,C,D

  • 第20题：

    某计算机系统r内存由Cache和主存构成，Cache的存取周期为45ns，主存的存取周期为200ns。已知在段给定的时间内，CPU共访问内存4500次，其中340次访问主存，问：【＊，★，2016考研解析，编号3.5.1】Cache-主存系统的效率是多少？


    正确答案:系统效率=tc/ta=45/56.72=79.33%

  • 第21题：

    填空题
    在减少Cache失效开销的方法中，Cache失效时仍允许CPU进行其它的命中访问，这种技术称为（）技术。

    正确答案： 非阻塞Cache
    解析： 暂无解析

  • 第22题：

    问答题
    某计算机系统r内存由Cache和主存构成，Cache的存取周期为45ns，主存的存取周期为200ns。已知在段给定的时间内，CPU共访问内存4500次，其中340次访问主存，问：【＊，★，2016考研解析，编号3.5.1】Cache-主存系统的效率是多少？

    正确答案： 系统效率=tc/ta=45/56.72=79.33%
    解析： 暂无解析

  • 第23题：

    单选题
    当访问Cache系统失效时，通常不仅主存向CPU传送信息，同时还需要将信息写入Cache，在此过程中传送和写入信息的数据宽度各为（）。
    A

    块、页

    B

    字、字

    C

    字、块

    D

    块、块


    正确答案： A
    解析： 暂无解析

相关内容