一个含有32768个存储单元的ROM，有8个数据输出端，其地址输入端有（）个。A、10B、11C、12D、8

题目

一个含有32768个存储单元的ROM，有8个数据输出端，其地址输入端有（）个。

  • A、10
  • B、11
  • C、12
  • D、8
相似考题

1.假设一个顺序表中第一个数据元素在主存中的存储单元地址是l00,每个元素占用两个存储单元,则第5个元素所在存储单元的地址是()A.108B.110C.112D.120

2.下面说法中正确的是()。A、部分译码方式时，存储器芯片中的一个存储单元有唯一地址。B、线选方式时存储器芯片中的一个存储单元有多个地址。地址不可能不连续。需要译码。C、全译码方式是指存储器芯片中的每一个存储单元对应一个唯一的地址。D、DMA方式与中断方式传输数据的方法是一样的。

3.数据选择器又称多路选择器(Multiplexer,简称MUX),它有()位地址输入、()位数据输入、1位输出。每次在地址输入的控制下,从多路输入数据中选择一路输出,其功能类似于一个单刀多掷开关,常用的数据选择器有()、()、()、()等。

4.1路—4路数据分配器有()A.一个数据输入端,两个选择控制端,四个数据输出端B.四个数据输入端,两个选择控制端,一个数据输出端C.一个数据输入端,一个选择控制端,四个数据输出端D .四个数据输入端,一个选择控制端,一个数据输出端

更多“一个含有32768个存储单元的ROM，有8个数据输出端，其地址输”相关问题

  • 第1题：

    如果一个半导体存储器中有m位地址线，则应有______个存储单元，若输出位数为n位，则其存储容量为______位。（　　）


    答案：D
    解析：
    根据半导体存储器的原理和组成结构，地址线m，译码有2m个地址单元，其存储容量为2m×n位。

  • 第2题：

    RAM的基本结构包含地址译码器、存储矩阵和读写电路三大部分。一个RAM芯片有11个地址输入端，8个数据输出端，则该RAM芯片的容量是（　　）位。

    A．88
    B．880
    C．211×8
    D．28×11

    答案：C
    解析：
    ROM的存储容量为2m×n位，其中m是地址线数，n是数据线数。

  • 第3题：

    4K×8RAM芯片的地址输入端为（）个，数据输出端为（）个。


    正确答案:12；8

  • 第4题：

    有一个由10个字组成的数据区，其起始地址为1200H：0120H。试写出该数据区的首末存储单元的实际地址。


    正确答案:12120H~12120H+10*2-1=12133H

  • 第5题：

    设某系统的CPU有地址线16条，连接了4K ROM和1K RAM。已知ROM用8708芯片（1024×8），RAM用2114芯片（1024×4）。若用高位地址线全译码输出作为各芯片的选片信号，最高地址的4条输出线接ROM，最低地址的输出线接RAM，则各片的地址范围是多少？ 


    正确答案: 4片ROM地址范围是F000H～F3FFH，F400H～F7FFH，F800H～FBFFH，FC00H～FFFFH；RAM的地址范围是0000H～03FFH。

  • 第6题：

    若主存每个存储单元存8位数据，则（）。

    • A、其地址线也为8位
    • B、其地址线与8无关
    • C、其地址线为16位
    • D、其地址线与8有关

    正确答案:B

  • 第7题：

    将一个包含有16384个基本单元的存储电路设计设计成8位为一个字节的ROM，该ROM有（）个地址，（）个数据读出线。


    正确答案:2048；8

  • 第8题：

    一个十六路数据选择器，其地址输入端有（）个。


    正确答案:四

  • 第9题：

    将一个包含有32768个基本存储单元的存储电路设计成8位为一个字节的ROM，请问该ROM有多少个地址，有多少根数据读出线？


    正确答案:有4096个地址，数据线是8根。

  • 第10题：

    单选题
    若主存每个存储单元存8位数据，则（）。
    A

    其地址线也为8位

    B

    其地址线与8无关

    C

    其地址线为16位

    D

    其地址线与8有关


    正确答案： A
    解析： 暂无解析

  • 第11题：

    问答题
    有容量为256×4，64K×1，1M×8，128K×16为的ROM，试分别回答： （1）这些ROM有多少个基本存储单元？ （2）这些ROM每次访问几个基本存储单元？ （3）这些ROM个有多少个地址线？

    正确答案： （1）分别有1024个，1024×64个，1M×8，128K×16个
    （2）分别为4个，1个，8个，16个
    （3）分别有2，16，20，17条地址线
    解析： 暂无解析

  • 第12题：

    问答题
    某ROM芯片中有12根地址输入端和8个数据输出端，该芯片的存储容量是多少位？

    正确答案： 芯片的存储容量是4K*8位。
    解析： 暂无解析

  • 第13题：

    若ROM有13根地址输入线，8根数据输出线，则该ROM的容量为（　　）位。

    A． 64000位
    B． 13K×8位
    C． 8K×8位
    D． 8K位

    答案：C
    解析：

  • 第14题：

    若ROM有13根地址输入线，8根数据输出线，则该ROM的容量为（　　）位。

    A．64000位
    B．13K×8位
    C．8K×8位
    D．8K位

    答案：C
    解析：
    该ROM的存储容量为2m×n位，其中m为地址线数，n是输出数据的位数，所以ROM容量＝213×8＝210×23×8＝8K×8位，其中1K=210。

  • 第15题：

    某ROM芯片中有12根地址输入端和8个数据输出端，该芯片的存储容量是多少位？


    正确答案:芯片的存储容量是4K*8位。

  • 第16题：

    PLC的中央处理模块（CPU）通过（）与存储单元、输入／输出接口电路相连接。

    • A、电源总线
    • B、数据总线
    • C、地址总线
    • D、控制总线

    正确答案:B,C,D

  • 第17题：

    规则字即存放字数据的存储单元地址必顺为偶地址。


    正确答案:正确

  • 第18题：

    已知有16K×1的DRAM芯片，其引脚功能如下：地址输入A6～A0，行地址选择RAS，列地址选择CAS，数据输入端DIN，数据输出端DOUT，控制端WE。请用给定芯片构成256KB的存储器，采用奇偶校验。试问：若芯片内部采用128×128矩阵排列，求异步刷新时该存储器的刷新间隔。


    正确答案:若芯片内部采用128×128矩阵排列，设芯片的最大刷新间隔时间为2ms ，则相邻两行之间的刷新间隔为：刷新间隔＝最大刷新间隔时间÷行数＝2ms÷128＝15.625μs可取刷新间隔15.5μs。

  • 第19题：

    在汇编语言中，变量是一个数据存储单元的名字，即数据存放地址的符号表示。


    正确答案:正确

  • 第20题：

    若ROM有13根地址输入线，8根数据输出线，则该ROM的容量为（）位。

    • A、64000位
    • B、13K×8位
    • C、8K×8位
    • D、8K位

    正确答案:C

  • 第21题：

    问答题
    已知有16K×1的DRAM芯片，其引脚功能如下：地址输入A6～A0，行地址选择RAS，列地址选择CAS，数据输入端DIN，数据输出端DOUT，控制端WE。请用给定芯片构成256KB的存储器，采用奇偶校验。试问：需要芯片的总数是多少？

    正确答案： 需要的芯片数＝128片。
    解析： 暂无解析

  • 第22题：

    问答题
    现有（1024B×4）RAM集成芯片一个，该RAM有多少个存储单元？有多少条地址线？该RAM含有多少个字？其字长是多少位？访问该RAM时，每次会选中几个存储单元？

    正确答案： 该RAM集成芯片有4096个存储单元；地址线为10根；含有1024个字，字长是4位；访问该RAM时，每次会选中4个存储单元。
    解析： 暂无解析

  • 第23题：

    问答题
    将一个包含有32768个基本存储单元的存储电路设计成8位为一个字节的ROM，请问该ROM有多少个地址，有多少根数据读出线？

    正确答案： 有4096个地址，数据线是8根。
    解析： 暂无解析

相关内容